⑲ 日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報(A)

平3-167930

Int. Cl. 5

識別記号

广内整理番号

43公開 平成3年(1991)7月19日

H 04 J 13/00

6914-5K Α

> 未請求 請求項の数 3 (全17頁) 塞杳讀求

69発明の名称

SS受信機のPN符号初期同期装置

頭 平1-308027 の特

願 平1(1989)11月28日 忽出

⑫発 明 者

Ш 康

東京都渋谷区渋谷2丁目17番5号 株式会社ケンウッド内

者 ⑫発 明

Œ

史

東京都渋谷区渋谷2丁目17番5号

東京都渋谷区渋谷2丁目17番5号 株式会社ケンウッド内

株式会社ケンウツド 勿出 願 人

何代 理

弁理士 坪内 康治

1. 発明の名称

SS受信機のPN符号初期同期装置

2. 特許請求の範囲

(1). 各々pチップ長でq個のプリアンプルか ら成る同期信号を含むSS信号波から各プリアン プルを検出して相関検出パルスを出力する相関器

(q-1) ビットの並列データをpアドレス分 読み書き自在に記憶し、PNクロックの半周期毎 に読み・書きを交互に繰り返すメモリと、

PNクロックに従い順に更新されるアドレスデ - 夕を発生し、メモリへ出力するアドレスカウン タと、

(q-1)ピットの並列な入力端子及び出力端 子を有し、相関器出力が数下位ピットに入力され るとともにメモリから出力された並列データの内。 最上位ピットを除く(q - 2) ピットが上位ピッ トに入力され、PNクロックに同期してラッチを 行い、ラッチデータがメモリへの書き込みデータ

とされるラッチ回路と、

,相関器出力とメモリの出力を並列に入力し、入 カパルスの一致数から合否判定を行い、「合」と 判定したとき同期検出信号出力を行う合否判定回

を備えたことを特徴とするSS受信機のPN符 身初期同期装置。

(2). SS信号波は各々pチップ長以上でq個 のプリアンプルから成る同期信号を合み、

合否判定回路のメモリからの入力側の必要など ットに、チップ単位で各々所定量の遅延を行うシ フトレジスタを個別に設けたこと、

を特徴とする請求項1記載のSS受信機のPN 符号初期同期装置。

(3). SS信号波は各ペロチップ長以上で q個 のプリアンブルから成る同期信号を含み、

ラッチ回路の入力側の必要なピットに、チップ 単位で各々所定量の遅延を行うシフトレジスタを 個別に設けたこと、

を特徴とする諱求項1記載のSS受信機のPN

符号初期同期装置。

3. 発明の詳細な説明

(産業上の利用分野)

この発明はSS受信機のPN符号初期同期装置に係り、とくに複数個のプリアンプルから成る同期信号を対象として同期検出を行うSS受信機のPN符号初期同期装置に関する。

(従来の技術と発明が解決しようとする課題) SS通信(スペクトラム拡散通信)の受信機では、受信したSS信号波に含まれる拡散PN符号 に同期した逆拡散用PN符号をDLL回路のPN 符号発生器で発生させ、SS信号波と乗算して逆 拡散しBPSK波を形成するようにしている。

PN符号発生器はDLL回路のVCOから出力されるPNクロックに従い歩進しながら逆拡散用PN符号を発生するが、受信したSS信号波中の拡散PN符号に同期させるためには、所定のPN符号初期同期装置を用いてPN符号発生器に対し初期同期を掛ける必要がある。

従来のPN符号初期周期装置は、SS信号波中

プリアンブルを持つものとする(pは例えば数百程度であり、bi~b,は0~10程度で適宜に選択される)。

受信したSS信号波を相関器としてのSAWコリレータ10に入力する。SAWコリレータ10は、各プリアンブルを検出する毎に、相関検出パルスを出力する。

ここでは、一例としてSAWコリレータ10は各プリアンブルの上位128 チップに対して相関検出動作を行うものとすると、各プリアンブルがいずれも正確に検出されたときは、SS信号波の同期信号開始点Sから128 チップ経過時点と、(2p+b,+b;+128)チップ経過時点と、(3p+b,+b;+b;+b; + b; + 128)チップ経過時点と、(3p+b;
ナカ; + b; + 128)チップ経過時点と、(3p+b;
イルスQ;, Q;, Q;, Q;が出力される(第16回参照)。

ノイズ等で誤動作したとき、SAWコリレータ 10は例えば相関検出パルスQ:を出力しなかっ の同期信号を構成するプリアンブルをSAWコリレータ等の相関検出器で検出して相関検出パルスを発生させ、この相関検出パルスに基づき同期検出信号をPN符号発生器へ出力して、初期同期を掛けるようにしている。

ところで、SS通信はC/N比がかなり小さいことから相関検出器がノイズで誤った相関検出パルスを発生し易く、これがため、PN符号発生器に誤った同期検出信号が出力されてしまい、PN符号発生器の初期同期ミスを起こすことがある。

この点に関し、初期同期ミスを回避するために 従来より、同期信号を複数のプリアンブルで構成 しておき、相関器から各プリアンブルに対応した 相関検出パルスが所定数以上出力されたとき、同 期検出信号を出力する方法が提案されている。

この方法に於ける P N 符号初期同期装置は例えば第15図のように構成することが考えられる。

こごではS S 信号波中の同期信号が、例えば第 16 図に示す如く各々(p + b ,) . (p ÷ b ,) . (p + b ,) . pのチップ長から成る4個の

たり、Qı~Q。以外のタイミングで誤った相関 検出パルスQ xi. Q xiを出力したりする(第16 図参照)。

SAWコリレータ 1 0 の出力側には、(p+b;) 段、(p+b;) 段、(p+b;) 段の3つの シフトレジスタ12~16を直列に接続しておき、 D L L 回路の V C O 出力に同期した P N クロック に従い各々(p+b;) チップ、(p+b;) チップ、(p+b;) チップ、(p+b;) チップ、

このときSAWコリレータ10が同期信号に対する正常な検出動作を行った場合、SAWコリレータ10から相関検出パルスQ。が出力された時点で、シフトレジスタ12~16からは各々相関検出パルスQ。、Q。に係る遅延パルスが出力される答なので、SAWコリレータ10及び各シフトレジスタ12~16から出力されるパルスを合否判定回路18に入力し、同時に入力されるパルスの数から正しい同期検出か否かの合否判定を行い、「合」のとき同期検出信号を出力させ

合否判定回路 1 8 は p と b , ~ b , の値を考望 し、例えば、 4 個同時にパルスが入力されたとき のみ「合」と判定したり、 3 個以上または 2 個以 上同時に入力されたときのみ「合」と判定する。

これにより、SAWコリレータ 1 0 が誤った相関検出パルス Q m i . Q m i を出力しても無視されて誤った同期検出信号出力を阻止でき、また例えば正しい相関検出パルス Q i . の出力が欠けても他の正しい相関検出パルス Q i . Q i . に基づき正確に同期検出を行い、正確な同期検出信号を出力することが可能となる。

しかしながら上記した P N 符号初期同期装置の 構成では、数百という非常に長い遅延チップ数を 得るために段数の非常に大きなシフトレジスタが 必要となり、回路構成が非常に複雑となり、構成 上及びコストの負担が大きく実現が困難であった。

この発明は上記した従来の問題に鑑みなされた もので、簡単・安価な構成で、各々pチップ長で 複数のプリアンブルから成る同期信号を対象とし たPN符号初期同期装置を提供することを、その

し、相関器出力が最下位ピットに入力されるとともにメモリから出力された並列データの内. 最上位ピットを除く(q - 2) ピットが上位ピットに入力され、P N クロックに同期してラッチを行い、ラッチデータがメモリへの書き込みデータとされるラッチ回路と、相関器出力とすの出力を並列に入力し、入力パルスの一致数から合否判定を行う合否判定回路と、を備えたことを特徴としている。

またこの発明の他のSS受信機のPN符号初期 同期装置は、SS信号波は各々pチップ長以上で q個のプリアンブルから成る同期信号を含み、合 否判定回路のメモリからの入力側の必要なピット に、チップ単位で各々所定量の遅延を行うシフト レジスタを個別に設けたこと、を特徴としている。

またこの発明の更に他の P N 符号初期同期装置は、 S S 信号波は各々 p チップ長以上で q 個のプリアンブルから成る同期信号を含み、ラッチ回路の入力側の必要なピットに、チップ単位で各々所

目的とする。

また、比較的簡単・安価な構成で、各々pチップ長以上の複数のプリアンブルから成る同期信号を対象としたPN符号初期同期装置を提供することを、その目的とする。

更に、より簡単・安価な構成で、各々 P チップ 長以上で複数のプリアンプルから成る同期信号を 対象とした P N 符号初期同期装置を得ることを目 的とする。

(課題を解決するための手段)

この発明のSS受信機のPN符号初期同期装置は、各々pチップ長でq個のプリアンプルから成る同期信号を含むSS信号波から各プリアンプルを検出して相関検出パルスを出力する相関関と、(q-1)ビットの並列データをpアドレス分分に 読み・書きを交互に繰り返すメモリと、PNクロックの半周別に ではい順に更新されるアドレスデータを発して カラに従い順に更新されるアドレスデータと、(q 1、メモリへ出力するアドレスカウンタと、(q 1、メモリへ出力するアドレスカウンタと、有

定量の遅延を行うシフトレジスタを個別に設けた こと、を特徴としている。

(実施例)

次にこの発明の第1の実施例を第1図を参照して説明する。

第1図は、この発明に係るSS受信機のPN符 号初期同期装置のブロック図である。

この P N 符号初期同期装置は、各々 p チップ長で q 個のプリアンブルから成る同期信号を含む S S 信号波を対象としており、ここでは一例として p = 256 (チップ長)、 q = 4 として説明する。

受信したSS信号波は相関器の一例としてのSAWコリレータ20に入力されて、同期信号を構成する各プリアンブルが検出され、1チップ周期Tの間「H」レベルとなる相関検出バルスが出力される。

S A W コリレータ 2 0 が各 プリアンブルの内、例えば上位 128 チップを対象としているとき、S A W コリレータ 2 0 が正確に プリアンブルを検出すれば、同期信号の開始点 S より 128 チップ 経過

した時点と、Sより(128 + p)チップ経過した時点と、Sより(128 + 2 p)チップ経過した時点と、Sより(128 + 3 p)チップ経過した時点に相関検出パルスQ」~Q。が出力される(第2図参照)。

SAWコリレータ 2 0 の出力側には(q - 1) = 3 ピット並列のラッチ回路 2 2 が接続されている。このラッチ回路 2 2 は、 3 ピットの人力 端子 D 0 ~ D 2 と、 3 ピットの出力端子 Q 0 ~ Q 2 を 有しており、 D L L 回路の V C O から出力された P N クロック(或いは V C O 出力を反転した P N クロック) CLK に同期して、例えば P N クロック CLK の立ち下がりタイミングで入力データのラッチを行う。

そしてラッチ回路22は、PNクロックが「H」の間は出力端子Q0~Q2を全てハイインピーダンス状態とし、PNクロックが「L」の間にラッチデータを出力端子Q0~Q3から並列に出力する。

ラッチ回路 2 2 の 最下位ピットである入力端子

RAM 2 4 は PN クロックが「H」の間は読み出し動作を行い、「L」の間に書き込み動作を行う。

合否判定回路 2 8 は、S A W コリレータ 2 0 と R A M 2 4 から同時に入力されるパルス数をチェックして合否判定を行い、同時に 4 個パルスが入力されたときに「合」と判定して同期検出信号を 出力する。

この合否判定回路 2 8 は例えば 4 人力の A N D 回路で構成できる。

同期検出信号はDLL回路のPN符号発生器(図示せず)へ出力され、初期同期を行わせる。

次にこの実施例の動作を第3図と第5図に示す タイムチャート及び第4図に示す動作説明図を参 照して説明する。

 D0はSAWコリレータ20の出力倒と接続されており、人力端子D1は出力端子Q0と接続されており、更に入力端子D2は出力端子Q1と接続されている。

また、 q - 1 = 3 ピット並列データを、 0 ~ (p - 1) = 255 までの p = 256 アドレス分流み書き自在に記憶できる R A M 2 4 が設けられており、この R A M 2 4 の 3 ピットのデータ入出力端子M D 0 ~ M D 2 が各々ラッチ回路 2 2 の出力端子Q 0 ~ Q 2 に接続されており、更にデータ入出力端子M D 0 ~ M D 2 の全てと S A W コリレータ 2 0 の出力側が並列に合否判定回路 2 8 と接続されている

RAM 2 4 の L S B と 2 S B は、各々ラッチ回路 2 2 の入力側の 2 S B と M S B に接続されることになる。

RAM 2 4 のアドレス入力端子A 0 ~ A 7 にはアドレスカウンタ 2 6 が接続されており、P N クロックに従い「 0 」から「255 」まで順に繰り返し更新されるアドレスデータが入力される。

n:、n:、……、n;、……と変化していくものとする(第3図参照)。

但し、 a 、(i = 0、1、2、……)は、SAWコリレーダ20が相関検出パルスを出力しているとき「H」、出力していないとき「L」である。更に、 t 。 でアドレスカウンダ26のアドレスデータが「0」となったとする。

まず、簡単の為に p = 4 と仮定したときのラッチ回路 2 2 、 R A M 2 4 、 アドレスカウンタ 2 6 の動作を考える(第 3 図、第 4 図参照)。

t.の直前におけるRAM24の各アドレス「
0」~「3」に書き込まれている1桁目のピット
データをa。~a:、2桁目のピットデータをa。
~a、、3桁目のピットデータをa。~a:とす
ると、t。でPNクロックが立ち上がるとT/2の
間(この間ラッチ回路22の出力はハイインピー
ダンス状態となる)、RAM24のアドレス「0
」のLSBからMSBまでの各ピットデータa。
a..a。が読み出され、データ人出力端子MD
0~MD2から出力される。前2つのa。..a。

特開平3-167930 (5)

がラッチ回路22の入力端子D1.D2に入力される。

このとき、SAWコリレータ20の出力は n。 であり、ラッチ回路22の入力端子D0に入力される(なお、 t。から T/2 の間、SAWコリレータ20の出力とRAM24から読み出されたデータが合否判定回路28に入力される)。

t。より T/2 経過し P N クロックが立ち下がるとラッチ回路 2 2 が入力データを 3 ピット同時にラッチし、出力端子 Q 0 ~ Q 2 から n 。 . a 。 . a 。 を出力する。

PNクロックが立ち下がるとRAM24は、ラッチ回路22から出力されているラッチデータをアドレス「0」に貸き込み、LSBからMSBをno.ao.ao.とする。

次に t . で P N クロックが立ち上がると、 R A M 2 4 の ア ト レス「 1 」 か ら a . . a . . a . が 読み出され、前 2 つが ラッチ 回路 2 2 の 上位 2 桁 に入力されるとともに、 ラッチ 回路 2 2 の L S B に S A W コ リ レータ 2 0 か ら n . が 入力される。

以上の類推から、1より大きな任意のpに対し、PNクロックの立ち上がり時点t」でSAWコリレータ20からn」が出力されるとき、RAM24からはn」の時点でSAWコリレータ20からn」が出力されるとき、RAM24からはn」のin」が出力されるという具合にして、SAWコリレータ20の出力に対し、RAM24からは常にpチップずつ遅延された3つのビットデータが出力される(第5図参照)。

この実施例では p = 256 であり、SAWコリレータ20が正常に各プリアンブルを検出したとき、SS信号波の同期信号開始点から128 チップ経過した時点で相関検出パルスQ」が出力され、128 + p = 384 チップ経過した時点で相関検出パルスQ」が出力され、128 + 2 p = 640 チップ経過した時点で相関検出パルスQ」が出力され、128 + 3 p = 896 チップ経過した時点で相関検出パルスQ」が出力される(第2図参照)。

このときSAWコリレータ20から相関検出パ

T/2 経過し P N クロックが立ち下がると、ラッチ回路 2 2 が入力データをラッチ して出力する。ラッチ回路 2 2 の出力は下位桁より n . . . a . . a . となり、 P N が立ち下がっている間に R A M 2 4 のアドレス「1」に書き込まれる。

以下、同様の動作が繰り返されていく。

t。 ~ t はまでの R A M 2 4 からの読み出しデータと書き込みデータ、 S A W コリレータ 2 0 の出力、アドレスカウンタ 2 6 の出力の各変化の様子を第 4 図に示す。

第4図から明らかなように、 t 13以降は、 R A M 2 4 からの出力から a 。 ~ a 11 が消えて定常な 動作となり、 S A W コリレータ 2 0 から n 。 が出力されたとき R A M 2 4 の出力が n p - 1 。 C を B R A M 2 4 の出力が n p - 2 0 から n p 1 に なるという 具合にして、 S A W コリレータ 2 0 の出力に対し、 R A M 2 4 からは p = 4 チップずつ遅延された 3 つのピットデータが出力される。

ルスQ・が出力されたとき、RAM24からはM D0からp=256 チップ前の相関検出パルスQ: に係る遅延パルスが出力され、MDIからp=512 チップ前の相関検出パルスQ:に係る遅延パルス が出力され、MD2からp=768 チップ前の相関 検出パルスQ:に係る遅延パルス

合否判定回路28は、SAWコリレータ20及びRAM24から同時に4つの相関検出パルスを入力したときだけ「合」と判定し、「H」レベルの同期検出信号を出力するので、ノイズによりSAWコリレータ20から誤った相関検出パルスが出力されても無視されて、常に正確な同期検出及び同期検出信号出力を行える。

この実施例によれば、ラッチ回路 2 2 、 R A M 2 4 、アドレスカウンタ 2 6 により 構成 した 簡単な 構成の 遅延 回路により、 各々 p = 256 チップ 長で 4 個のプリアンブルから成る 同期信号を含む S S 信号波より S A W コリレータ 2 0 で検出し出力された 各相関検出パルスを、 p = 256 チップ、 2

p = 512 チップ、3 p = 768 チップだけ遅延させた3つの遅延パルスを作成することができる。

具体的には第15図のような3つのシフトレジスタで構成すると、D-F/F回路1段当たり5ゲート必要なことから、全部で約3800ゲート程度の回路構成が必要なのに対し、この実施例では、ラッチ回路22、RAM24、アドレスカウンタ26を含めて約700ゲート器で構成できる。

従って、しSI化も容易となり、コストも大幅 に安くなる。

なお、 p が 256 以外の値のときや q が 4 以外の値のときは、 ラッチ回路、 R A M 、 アドレスカウンタ、 合否判定回路を通宜変更すればよい。

第6図はこの発明の第2の実施例に係るPN符 号初期同期装置のブロック図である。

-- 第1図と同一の構成部分には同一の符号が付してある。

第1図の例では各々pチップ長で q 個のプリア ンプルから成る同期信号を含むSS信号波を対象 としたのに対し、この第2の実施例では各々pチ

コリレータ20の出力側とともに合否判定回路2 8Aと接続されている。

この合否判定回路 2 8 A は、同時に入力されるパルスの数をチェックし、同時に 4 つ入力されるか、または 3 つ或いは 2 つ入力されたとき同期検出信号を出力する。

その他の構成部分は第1図と全く同様に構成されている。

次にこの第2の実施例の動作を第8図と第9図 のタイムチャートを参照して簡単に述べる。

まず R A M 2 4 の一桁目の出力変化とシフトレジスタ 3 0 の出力変化について見る。

ップ長以上でq個のプリアンブルから成る同期信 号を含むSS信号波を対象としている。

SS信号波の同期信号は例えば第7図に示すように p+z、p+y、p+x、p+wのチップ長の q-4個のプリアンブルを持つとし、ここでは例えば p-256 とし、z.y.x.wは0~10程度の中から適宜に選択するものとする。またSAWコリレータ20は一例としてプリアンブルの上位128 チップを対象にして相関検出を行うものとする。

RAM24の各データ人出力端子MD0~MD2には、各桁別にシフトレジスタ30~34が接続されており、各々PNクロックCLKに従いRAM24から出力されるピットデータを×. (×+y). (x+y+z)チップだけ遅延させる。

各シフトレジスタ 3 0 ~ 3 4 は、 P N クロック CLK の立ち下がりで歩進動作を行うものとする。

シフトレジスタ30~34は各々×、 (× + y)、 (x + y + z)段で構成されている。

シフトレジスタ30~34の出力側は、SAW

でシフトレジスタ30に転送される。

シフトレジスタ30がx段であることから、tion ~ tion + T/2 の間でRAM24のMD0の出力が fion となっているとき、シフトレジスタ30の出力が tion + T/2 の母イミングで fiol となり、 tion - 1 ~ tion - 1 ~ tion - 2 ~ tion - 2 ~ tion - 2 ~ tion - 3 ~ tion - 4 ~ tion -

同様にして、 R A M 2 4 の M D 1 の出力はシフトレジスタ 3 2 で (x + y) チップだけ遅延され、M D 2 の出力はシフトレジスタ 3 4 で (x + y + z) チップだけ遅延される。

従ってラッチ回路 2 2、 R A M 2 4、 アドレス カウンタ 2 6、 シフトレジスタ 3 0 ~ 3 4 が定常 の動作に入っいるものとすると、 第 9 図に示す如 く、 P N クロック CLK の立ち上がり時点 t 。 で S A W コリレータ 2 0 の出力が n 。 になったとき、

特開平3-167930(プ)

例えばp=256、w=0、x=2、y=4、z

関検出パルスが欠損しても、他の3つまたは2つの相関検出パルスに係るパルスが同期信号開始点から780チップ経過した時点で同時に合否判定回路28Aに入力される。

よって、合否判定回路 2 8 A は、同時に入力される相関検出パルスの数をチェックし、検出特度を高くしたい場合は 4 つとも同時に入力されたとき「合」と判定し、検出特度を少し下げても早く初期同期したい場合は 3 つまたは 2 つ同時に入力されたとき「合」と判定して同期検出信号を出力すればよい。

この点に関し、第1図の実施例では、各アリアンプルがいずれも p チップ 長なので、合否判定回路 2 8 は 4 つ同時にパルスが入力されたときだけ「合」と判定する必要がある。

この第2の実施例によれば、第1図中のラッチ回路22、RAM24、アドレスカウンタ26で構成された遅延回路に、段数の小さなシフトレジスタ30~34を附加するだけで、各々pチップ 最以上で9=4個のブリアンブルから成る同期信 - 6 とすると、SAWコリレータ20が正確に各プリアンプルの検出を行ったとき、同期信号の開始時点から128 チップ経過した時点でSAWコリレータ20から相関検出パルスQ」が出力され、(256 + 6 + 256 + 4 + 128) = 390 チップ経過した時点で相関検出パルスQ」が出力され、(256 + 6 + 256 + 4 + 128) = 780 チップ経過した時点で相関検出パルスQ」が出力され、(256 + 6 + 256 + 4 + 256 + 2 + 128) = 780 チップ経過した時点で相関検出パルスQ」が出力されるが、最後の相関検出パルスQ」が出力されるが、最後の相関検出パルスQ」が出力されるに多、各シフトレジスタ30~34から相関検出パルスQ」~Q」に係る遅延パルスが同時に出力される(第7図参照)。

このとき合否判定回路 2 8 Aには 4 つのパルスが同時に入力されることになる。

相関検出パルスQ」とQ」、Q」とQ」、Q」とQ」の間隔は262 チップ、260 チップ、258 チップと全て異なっているため、若し、ノイズで相関検出パルスQ」~Q」の内1 つまたは 2 つの相

号を対象とした同期検出を行うことができ、構成 上及びコスト上の負担が少ない。また、合否判定 回路 2 8 A で合否判定に用いる基準数をいくつに するかで、初期同期早さを選択することもできる。

なお、上記した第2の実施例ではp、q、w、z、y、xは同期信号の構成に応じて各々256、4、0、6、4、2以外の数値に設定もよく、要はこれらの数値に応じた構成とすればよい。

例えば z、 y、 x の中の 1 つまたは 2 つを 0 とするときは対応するシフトレジスタは不要となり、要は合否判定回路 2 8 Aの R AM 2 4 からの入力側の必要なピット位置にシフトレジスタを設ければよい。

次にこの発明の第3の実施例を第10図に基づいて説明する。

第10図はこの発明に係るPN符号初期同期装置を示すプロック図である。

但し、第1図と同一の構成部分には同一の符号を付してある。

第6図の実施例では、RAMの出力側にシフト

レジスタを設けたのに対し、この第3の実施例ではラッチ回路の入力側にシフトレジスタを設けて各々チップ長以上でq個のブリアンブルから成る同期信号を対象としたPN符号初期同期装置を実現している。

SS信号波の同期信号は例えば第7図に示すようにp+z、p+y、p+x、p+wのチップ長のq=4個のプリアンプルを持つとし、ここでは例えばp=256 とし、z、y、x、wは0~10程度の中から適宜に選択するものとする。またSAWコリレータ20は各プリアンブルの上位128チップを対象にして相関検出を行うものとする。

ラッチ回路 2 2 の入力端子 D 0 ~ D 2 には、桁 別にシフトレジスタ 4 0 ~ 4 4 が接続されており、 P N クロック CLK に同期して各々、 S A W コリレ ータ 2 0 の出力と、 R A M 2 4 から出力されるし S B 、 2 S B のピットデータを x 、 y 、 z チップ だけ遅延させる。

各シフトレジスタ 4 0 ~ 4 4 は、 P N クロック CLK の立ち下がりで歩進動作を行うものとする。

における R A M 2 4 の各アドレス「0」~「3」 に書き込まれている L S B のピットデータを a。 ~ a z 、 2 S B のピットデータを a。 ~ a。、 M S B のピットデータを a。 ~ a 11 とし、 かつ、 シフトレジスタ 4 0 に保持されたデータを x。、 シフトレジスタ 4 2 の 1 段目と 2 段目に保持されたデータを y。 と y。、 シフトレジスタ 4 4 の 1 段目~ 3 段目に保持されたデータを z z 、 z 、 z 。 とする。

t • で P N クロックが立ち上がったとき S A W コリレータの出力が n • となり、アドレスカウンタ 2 6 のアドレスデータが「0」となったとすると、S A W コリレータ 2 0 の出力 n • がシフトレジスタ 4 0 に入力され、また、R A M 2 4 のアドレス「0」の 1 桁目から 3 桁目までのピットデータ a • . a • が読み出されてデータ入出力 端子 M D 0 ~ M D 2 から出力される。 a • . a • がシフトレジスタ 4 2 . 4 4 に入力される。

t · からt/2 経過してP Nクロック CLK が立ち 下がると、シフトレジスタ 4 0 のデータと・シフ

4.5.

この場合、シフトレジスタ 4 0 ~ 4 4 は各々 x 、 y 、 z 段とすればよい。

SAWコリレータ20とRAM24の3ピットの出力側は並列に合否判定回路28Bと接続されている。

この合否判定回路 2 8 B は、同時に入力される パルスの数をチェックし、同時に 4 つ入力される か、または 3 つ或いは 2 つ入力されたとき同期検 出食号を出力する。

その他の構成部分は第1図と全く同様に構成されている。

次にこの第3の実施例の動作を第11図の動作 説明図と第12図のタイムチャートを参照して簡単に述べる。

- 但し、一例としてp = 256 、z = 3 、y = 2 、x = 1 とする。

まず、簡単の為に p = 4 と仮定したときのラッチ回路 2 2、シフトレジスタ 4 0 ~ 4 4、 R A M 2 4、アドレスカウンタ 2 6 の動作を考える。

PNクロックが立ち上がる或る時点 t 。の直前

トレジスタ42、44の1段目のデータがn。. a。.a。となり、またラッチ回路22が各シフトレジスタ40~44の出力をラッチして出力端 子Q0~Q2からx。.y。.z。を出力する。

P N クロックが「L」になると R A M 2 4 は、 ラッチ回路 2 2 から出力されているラッチデータ をアドレス「0」に書き込み、LSB、2SB、 M S B を x • , y • , z • とする。

次に t , で P N クロックが立ち上がると、 R A M 2 4 の アドレス「 l 」から a , . a s . a + が 読み出され、前 2 つがシフトレジスタ 4 2 . 4 4 に出力されるとともに、 S A W コリレータ 2 0 から n , がシフトレジスタ 4 0 に出力される。

T/2 経過し P N クロックが立ち下がると、シフトレジスタ 4 0 と、シフトレジスタ 4 2 . 4 4 の 1 段目に n . . . a . . が伝送される。

またこのとき同時にシフトレジスタ 4 0 ~ 4 4 の出力がラッチされて、ラッチ回路 2 2 の出力は下位桁より n • 、 y 1 、 z 1 となり、これらが P N クロックが立ち下がっている間に R A M 2 4 の

アドレス「1」のLSB~MSBに書き込まれる。 以下、同様の動作が繰り返されていく。

t。~ t zo までの R A M 2 4 からの読み出しデータと書き込みデータ、及び S A W コリレータ 2 0 からの出力変化の様子を第1 1 図に示す。

以上の類推から、1より大きな任意のpと、1

チップ経過した時点で相関検出パルス Q : が出力され、S から(3 p + z + y + x + 128) チップ 経過した時点で相関検出パルス Q 。が出力される (第 7 図参照)。

この場合SAWコリレータ20から相関検出パルスQ。が出力されたとき、RAM24からはMD0から(p+x)チップ前の相関検出パルスQ。に係る遅延パルスが出力され、MD1から(2p+x+y)チップ前の相関検出パルスQ。に係る遅延パルスが出力され、MD2から(3p+x+y+z)チップ前の相関検出パルスQ。に係る遅延パルスが出力されることになる。

x. y. z が全て異なる値であれば、相関検出パルス Q. ~ Q. の内、 1 つまた は 2 つが欠損しても、相関検出パルス Q. が入力されるべきタイミングで残りの正しい相関検出パルスに係る遅延パルスが合否判定回路 2 8 B に入力される。

よって、合否判定回路 2 8 B は、同時に入力されるパルスの数をチェックして検出精度を高くしたい場合は 4 つとも同時に入力されたとき「合」

Barrier .

この実施例では p = 256 であり、またSAWコリレータ20はプリアンブルの128 チップ対して相関検出を行うので、SAWコリレータ20が正常に各プリアンブルを検出したとき、SS信号波の同期信号開始点Sから128 チップ経過した時点で相関検出パルスQ」が出力され、Sから(2p+z+y+128)

と判定し、検出精度を少し下げても早く初期同期 したい場合は3つまたは2つ同時に入力されたとき「合」と判定して同期検出信号を出力すればよ

この第3の実施例によれば、各シフトレジスタ40~44が第6図の実施例より少ない段数で、各々pチップ長以上で q = 4個のプリアンプルから成る同期信号を対象とした同期検出を行うことができ、構成上及びコスト上の負担がより少なくなる。

なお、上記した第3の実施例でもp、aやz、ҳ、y、wは同期信号の構成に応じて任意に設定でき、要はこれらの数値に応じた構成とすればよい。

例えばz、x、yの中の1つまたは2つを0とするときは対応するシフトレジスタが不要となり、ラッチ回路の入力側の必要な桁位置だけにシフトレジスタを設ければよい。

また、上記した各実施例では相関器としてSA Wコリレータを用いたが、SAWコンボルバ等の 他の相関器を用いてもよい。

更に、例えば第1図の実施例の変形として第1 図に示す如く、SAWコリレータ20のの22. のの名がなのラッチ回路22. のの名がなのラッチ回路22. には DL を を AM240 に から出力された PNクロック CL K を 印 に し た PNクロック CL K を 印 に に アドロ路 5 0 で 反転した PNクロック CL K を 印 に し た PN クロック CL K を 印 に し 市 の 系統の合否判定 図路 280 の 出 力 するように ち 2 を かして PN 符号発生 器へ出力するように 5 2 を か・

第 1 3 図の如く構成することで、 S A W コリレータ 2 0 の出力が例えば第 1 4 図に示すように P N クロック CLK の立ち下がりタイミングで変化すると、 一方の系統では正確な同期検出をできない恐れがあるが、他方の系統では P N クロック CLK・の立ち上がりタイミングで S A W コリレータ 2 0 の出力が変化するため正確に同期検出を行うこ

行い、ラッチデータがメモリへの書き込みデータとされるラッチ回路と、相関器出力とメモリの出力を並列に入力し、入力パルスの一致数なから合否判定したと問えたことにより、簡単・安価な構成により、各々pチッとしてQ個のブリアンブルから成る同類信号を含むSC信号で対象としたPN符号初期同期装置を実現できる。

またこの発明の他のSS受信機のPN符号初期 開装置によれば、合否判定回路のメモリからの 人力側の必要なピットに、チップ単位で各々所定 量の遅延を行うシフトレジスタを個別に設けたこ とにより、比較的簡単で安価な構成により各々P チップ長でq個のプリアンブルから成る同期信号 を対象としたPN符号初期同期装置を実現できる。

またこの発明の更に他のPN符号初期同期装置によれば、ラッチ回路の入力側の必要なピットに、チップ単位で各々所定量の遅延を行うシフトレジスタを個別に設けたことにより、より簡単・安価

とができ、合否判定回路 280 から OR回路 5 2 を 介して正確な同期検出信号を出力させることがで きる。

他の実施例についても同様にしてSAWコリレータの出力側を2系統化してもよい。

(発明の効果)

な構成により各々 p チップ長以上で q 個のプリアンプルから成る同期信号を対象とした P N 符号初期同期装置を実現できる。

4. 図面の簡単な説明

第1図はこの発明の第1の実施例に係るSS受 信機の P N 符号初期同期装置のブロック図、第 2 団はSS信号波のフレーム構成とSAWコリレー、 夕出力の関係を示す説明図、第3図は第1図の動 作を説明するためのタイムチャート、第4図は第 1 図の動作を説明するための説明図、第 5 図は第 1 図の動作を説明するタイムチャート、第6図は この発明の第2の実施例に係るSS受信機のPN 符号初期同期装置のブロック図、第7図はSS侰 号波のフレーム構成とSAWコリレータ出力の関 係を示す説明図、第8図と第9図は第6図の動作 を説明するためのタイムチャート、第10図はこ の発明の第3の実施例に係るSS受信機のPN符 号初期同期装置のプロック図、第11図は第10 図の動作を説明するための説明図、第12図は第 10図の動作を説明するタイムチャート、第13

第15図は従来のSS受信機のPN符号初期同期装置のプロック図、第16図はSS信号波のフレーム構成とSAWコリレータ出力の関係を示す説明図である。

主な符号の説明

20: SAWコリレータ、

2 2 . 2 2 0 : ラッチ回路、

24, 240 : RAM,

26, 260:アドレスカウンタ、


28, 28A, 28B, 280: 合否判定回路、

30, 32, 34, 40, 42, 44:シフトレー 🚓


ジスタ。

Art.

特許出願人 株式会社ケンウッド 代理人 弁理士 坪内 康 治




第 1 図




	t	. t	, t	, t	, t	, t	, t	, t	, t	. t	, t	t	ıı t	12 t	,, t	14 t	15 t	16
SAW コリレータ出力		D.	nı	D 2	ָנם,	n4	D5	п.	07	D.	n,	D to	011	nıı	וום	D 14	D 15	
アドレスデータ		0 .	1	2	3	0	1	2	3	0	1	2	3	O	1	2	3	
	1 桁	a,	a,	a ₁	a,	n.	n _t	n ₁	נם	114	ņ5	n,	D7	n.	n4	D i e	111	
RAMの波出しデータ	2桁	a,	a,	a,	a1	a,	a ı	a:	a,	n.	n ₁	n ₁	a,	0.4	Ωş	n.	n,	
ν	3桁	a,	a,	a ₁₀	an	a.	a,	a,	a,	a,	aı	aı	a,	n.	nı	n ₂	a 3	
	1桁	n,	ומ	n,	n,	124	ū,	n.	זמ	n.	n,	0.16	D 21	1111	111	114	Ωts	
RAMの書込みデータ	2桁	a,	a ₁	a 2	a,	a,	a _t	n,	13	Ω4	05	n.	D 7	n.	n,	n _{to}	nıı	
	3桁	a4	a,	a,	aı	aı	aı	aı	n,	n.	n ₁	n,	n,	Ω4	115	n,	Ω7	

第 4 図




第 5 図




- 同期信号 プリアンブル アリアンブル アリアンブル アリアンブル (P+z) (P+y) (P+x) (P+w) チップ チップ チップ チップ Q2 Qз 第 7 図 (1) t 1+1 t 1+1 PN7077CLK T/2 RAMの1右目 の出力データ ۲ı fiel f 1+1 £ 1+3 ・シフトレジスタ(30) の初段データ f1 f Itl f in (2) timi t 11113 PN70-7CLK RAMの1桁目 の出力データ Litz f test f imit f Iret2 シフトレジスタ(30) の出力データ ſ۱ fint . f its 第8図

-175-




第 9 図




第10図


		t.	t _i	t:	t,	t ₄	t,	t.	t,	t.	t,	t _{ie}	t _{ii}	tı:	t _i	t _{ia}	t _{is}	t _i	t _{ir}	t te	t,, .	t
SAW コリレーチ出	t	a,	0,	n,	0,	04	n,	0.	ים ו	n.	ο,	nı	011	012	21,	D 14	0 15	D16	017	0:	0.0	Т
シフトレジスタ (40) のデータ	ı	x.	n.	n,	n,	n,	B.	D 5	2.	D7	n.	n,	019	011	011	n ₁₅	D14	215	D16	017	n:a	11:0
シフトレジスタ (42) のデータ _	1段	Уı	a,	a,	a,	a,	x.	n.	a,	n 2	n,	D4	Ds.	n.	n,	n.	п,	II 10	D11	D:2	n 13	n ₁₄
	2段	y,	y 1	a.	a:	a,	a,	x.	n.	ο,	n,	n,	n.	n,	n.	n,	n.	n,	B.1.0	a,,	n , 2	נום
シフトレジスタ (44) のデータ	1段	Zı	a,	a,	a.	ат	y.	y 1	a,	a,	a ₁	a,	x.	n.	n;	01	n,	n.	n,	n.	Ω,	D.
	.2段	2,1	Z1	a,	a,	a.	a,	у.	yı .	a,	a,	a,	a, :	x.	n.	01	D 2	n,	n.	1 5	۵،	Ωτ
	3段	2.	Zį	Z 2	a, :	as i	a.	a,	у.	yı :	a.	a,	a,	ı,	x.	Δ.	a.	n,	a, :	0.4 1	Ω,	n.
アドレスデータ		0	1	2	3	0	1	2	3	0	1	2	3	0	1	2	3	0	1	2	3	Γ
RAMの観出しデータ	LSB	a,	aι	aı	a,	X.	n.	n,	01	a,	04	a,	u,	п,	n.	n,	010	n II	a : :	013	a u	Ħ
	2 S B	a,	a,	a.	a,	у.	Уι	a,	aι	a,	a,	x.	n.	ום	n,	n,	n.	D 5	n.	Δ,	n.	
	MSB	a,	a,	a ; 0	an	Z.	Z į	z ,	a4	a,	a.	a,	у.	Уı	a,	aı	a,	a,	x.	Ω.	Ωι	
	LSB	X,	n.	ומ	02	دؤ	24	a,	D.	0.7	n.	n,	D 18	011	0.13	n,	114	12 15	n 16	a 17	D 18	
	2 S B	у.	Уı	a,	aı	a,	a,	X.	a.	ום	0,	n,	D4	D,	D.	0,	D.	a,	D ; 0	011	011	
	жѕв	Z,	Zį	Z 2	34	as	a,	a,	уа	уı	a,	aι	aı	a,	X.	a,	a ı	n ₂	0,	Ω4	05	

第11図




第12図






第14図



第15図



第16図